国产欧美精品一区二区,中文字幕专区在线亚洲,国产精品美女网站在线观看,艾秋果冻传媒2021精品,在线免费一区二区,久久久久久青草大香综合精品,日韩美aaa特级毛片,欧美成人精品午夜免费影视

基于FPGA自主控制浮點(diǎn)加減乘除控制器設計
DOI:
CSTR:
作者:
作者單位:

(廣西科技大學(xué) 電氣與信息工程學(xué)院,廣西 柳州 545006 )

作者簡(jiǎn)介:

張玲玲(1988),女,河南許昌市人,碩士研究生,主要從事過(guò)程控制與自動(dòng)化裝置方向的研究。 李克儉(1962),女,湖北武漢人,教授,主要從事電力電子技術(shù)與自動(dòng)化裝置方向的研究。

通訊作者:

中圖分類(lèi)號:

TP332

基金項目:

桂科自(2011GXNSFA018153)。


Design of Floating Point Multiplication Controller of Independent Control Based on FPGA
Author:
Affiliation:

(College of Electrical and Information Engineering,Guangxi University  of Science and Technology,Liuzhou 545006,China)

Fund Project:

  • 摘要
  • |
  • 圖/表
  • |
  • 訪(fǎng)問(wèn)統計
  • |
  • 參考文獻
  • |
  • 相似文獻
  • |
  • 引證文獻
  • |
  • 資源附件
  • |
  • 文章評論
    摘要:

    為實(shí)現一種能夠自主完成浮點(diǎn)數加/減、乘、除運算功能的浮點(diǎn)數算術(shù)運算執行控制器,提出了一種基于采用FPGA的并行操作設計硬連接的浮點(diǎn)算術(shù)運算控制電路及其時(shí)序控制方法,該控制器能夠自動(dòng)選擇運算器,調整內部時(shí)序脈沖的時(shí)鐘周期,自主完成操作數的配置并進(jìn)行浮點(diǎn)數加/減、乘、法運算的功能,運算結果讀到系統數據總線(xiàn);論述了該控制器的電路構成和基本原理,分析操作數配置與運算器的選擇,及內部時(shí)序脈沖作用下的執行過(guò)程,應用Verilog HDL語(yǔ)言實(shí)現相關(guān)硬件的構建和連接;通過(guò)仿真綜合測試可知,該控制器的最高頻率可達132.426 M,從輸入端口到輸出端口的延時(shí)數據為:最小延時(shí)是5.367 ns,最大延時(shí)是18.347 ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動(dòng)選擇運算器,自主完成相應的算術(shù)運算。

    Abstract:

    In order to achieve an execution controller which can complete the Plus/minus, multiply and divide floating point calculation function independently, this paper proposes a parallel operation based on the FPGA circuit hard-wired floating-point number operation control circuit and the sequential control method. The controller can automatically select arithmetic unit, adjust the internal clock of the sequential pulse cycle,independently complete configuration of the operands and the function of floating-point addition/subtraction, multiplication operation,. operation results transmitted to the system data bus. Discusses the circuit of the controller structure and basic principle, analyzes the operand configuration and the choice of the arithmetic unit under the action of execution. VerilogHDL language is applied to implement the building and related hardware connection. After the completion of the design the simulation test shows that the single instruction controller can independently complete the floating-point Plus/minus, multiply and divide. 

    參考文獻
    相似文獻
    引證文獻
引用本文

張玲玲,李克儉,蔡啟仲.基于FPGA自主控制浮點(diǎn)加減乘除控制器設計計算機測量與控制[J].,2014,22(10):3375-33773380.

復制
分享
文章指標
  • 點(diǎn)擊次數:
  • 下載次數:
  • HTML閱讀次數:
  • 引用次數:
歷史
  • 收稿日期:
  • 最后修改日期:
  • 錄用日期:
  • 在線(xiàn)發(fā)布日期: 2015-01-15
  • 出版日期:
文章二維碼
城步| 交口县| 会同县| 巫溪县| 原平市| 余干县| 勃利县| 土默特右旗| 塔城市| 惠州市| 花莲市| 舞阳县| 饶阳县| 白城市| 夏河县| 兴海县| 读书| 沙洋县| 芮城县| 靖江市| 睢宁县| 濮阳县| 东乡县| 新丰县| 康平县| 北安市| 蒲江县| 财经| 丹东市| 莱芜市| 罗源县| 通化市| 内丘县| 丰镇市| 将乐县| 闸北区| 厦门市| 海原县| 浮山县| 旬阳县| 望谟县|